模块六时序逻辑电路 -山东版电子技术基础机电技术同步练习题

选择章节

题型：

全部选择题简答题作图题分析计算题综合应用题

难易程度：

全部易较易中档较难难

题类筛选：

全部历年真题模拟题期末考试期中考试月考试卷单元测试其他

年份：

全部 2022 2021 2020 2019 2018 2017 更早

总题量：153 选择本页全部试题

题型：选择题题类：单元测试难易度：中档
新
年份：2021

为实现将JK触发器转换为D触发器,应使(　　)。

A.\( J=D,K=\overline{D}\) B.\( K=D,J=\overline{D}\) C.\( J=K=D\) D.\( J=K=\overline{D}\)

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

上升沿D触发器，在时钟脉冲CP上升沿到来前D为1，而在CP上升沿到来后D变为0,则CP上升沿到来后输出状态应为(　　)。

A.Q=0 B.Q=1 C.不确定 D.都有可能

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

当集成D触发器的异步置0端\( \overline{{R}_{D}}=0\) ,异步置1端\( \overline{SD}=1\) 时，则触发器的次态为0，其工作状态应选择下列选项中的(　　)。

A.与CP和D有关 B.与CP和D无关 C.只与CP有关 D.只与D有关

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

图所示的集成边沿触发的D触发器的翻转时刻是在CP脉冲的(　　)。

A.上升沿 B.下降沿 C.高电平 D.低电平

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

常用集成JK边沿触发器74LS112的触发脉冲(　　)。

A.在CP上升沿触发 B.在CP下降沿触发 C.在CP=1的稳态下触发 D.与CP无关

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

JK触发器的原状态为0，要在CP作用后仍保持为0状态，则J、K的值应是(　　)。

A.J=1,K=1 B.J=1,K=0 C.J=0,K=x D.J=x,K=x

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

若将JK触发器置成1状态，需要在J、K控制输入端加的信号是(　　)。

A.J=1,K=1 B.J=0,K=0 C.J=0,K=1 D.J=1,K=0

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

对于JK触发器,输入J=0、K=1,CP脉冲作用后,触发器状态应为(　　)。

A.0 B.1 C.0、1均可 D.状态不确定

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

JK触发器的逻辑功能是(　　)。

A.置0,置1,保持 B.置0,置1,保持,翻转 C.保持，翻转 D.置0,置1

查看解析收藏纠错相似题

+选题
题型：选择题题类：单元测试难易度：中档
新
年份：2021

由与非门构成的基本RS触发器，欲使该触发器保持原状态，则输入信号应为(　　)。

A.R=S=0 B.\( \overline{R}=1,\overline{S}=1\) C.\( \overline{R}=1,\overline{S}=0\) D.\( \overline{R}=0,\overline{S}=1\)

查看解析收藏纠错相似题

+选题

高中

选择章节

服务介绍

帮助中心